开篇 · 黄金 100 字

你是否写过嵌套 for 循环做矩阵乘法，跑了几分钟还没出结果，风扇狂转？网上关于"为什么需要 AI 芯片"的说法五花八门，却很少有人讲清底层运算逻辑。本文从 MAC（乘累加）这个原子操作讲起，说清 AI 硬件存在的根本理由。

---

一、深度学习的本质就是"乘法加法"

很多人被"深度学习"“神经网络”"Transformer"这些词唬住了，以为背后是什么高深莫测的算法。把外壳剥掉，你会发现它的计算本质朴素得让人想笑：就是大量的"乘法 + 加法"。

1.1 一个线性层长什么样

我们来看一个最典型的全连接层（线性层）的计算。它的数学形式简单得惊人：

输出 = 权重矩阵 W × 输入向量 x + 偏置 b

写成逐元素形式（以 3 个输出为例）：
y[0] = W[0][0]*x[0] + W[0][1]*x[1] + ... + W[0][n]*x[n] + b[0]
y[1] = W[1][0]*x[0] + W[1][1]*x[1] + ... + W[1][n]*x[n] + b[1]
y[2] = W[2][0]*x[0] + W[2][1]*x[1] + ... + W[2][n]*x[n] + b[2]

看到了吗？每一个输出，都是一串"乘法 + 加法"的累加。这就是深度学习三大核心运算的底层真相：

核心运算	数学形式	底层动作
GEMM（通用矩阵乘法）	C = A × B	海量 MAC
CONV2D（二维卷积）	滑动窗口乘加	海量 MAC
Attention（注意力）	MatMul + Softmax + Mul	海量 MAC

1.2 一个让你"啊哈"的发现

如果你只记住一件事，请记住这个三角关系：GEMM、CONV2D、Attention 是深度学习的三座大山，而它们的山脚下，全是同一个东西——MAC。抓住了 MAC，你就抓住了 AI 计算的全部秘密。

为什么这三座看似不同的山，山脚都是 MAC？因为它们本质上都是"从一堆数据里，反复做乘加、累加出结果"。卷积是"带着一个滑动窗口做乘加"，注意力是"先做几个矩阵乘法、再归一化、再乘加"，线性层干脆就是"裸奔的矩阵乘法"。换汤不换药，全是 MAC 的排列组合。

我们再把这三座山的"计算量画像"画得具体一点，让你对它们的相对分量有感觉。在当代大模型里：

• GEMM（线性层 + 前馈网络）：通常是计算量的绝对大头，占据了模型 FLOPs 的六到七成。因为 Transformer 里每一层都有好几个"输入×权重"的大型矩阵乘法，而且权重矩阵的规模动辄上千维；
• Attention（注意力）：计算量占比次之，但它的麻烦在于"中间结果（注意力矩阵）特别大"。序列一长，Q×K 产生的注意力矩阵是"序列长度的平方"级，这就是长序列推理吃显存、吃带宽的根源；
• CONV2D（卷积）：在视觉模型（CNN）里是绝对主角，在纯 Transformer 架构里较少出现，但它本质上也是"滑动的矩阵乘法"，底层同样是 MAC。

看到没？不管比例怎么变，山脚下永远只有 MAC 一种"石头"。这就是为什么全世界的 AI 硬件公司，最后都收敛到了同一件事上：造出"更擅长做 MAC"的硬件。

💡 效率技巧：以后再看任何"某某层"“某某算子”，先别被名字吓住，问一句：“它的底层是 GEMM 吗？是 CONV 吗？还是 Attention？”——十有八九，你都能把它归到这三类之一，进而归到 MAC 上。这种"向下归约"的思维，是看懂 AI 硬件的第一块跳板。

---

二、MAC：AI 计算的原子操作

MAC（Multiply-Accumulate），翻译成中文叫"乘累加"。它只做一件事：

acc = acc + (a × b)

就是把两个数相乘，再把结果累加到一个寄存器里。听起来简单到不值一提对吧？但大模型上亿次参数的计算，本质上就是这一个小小的 MAC 重复了天文数字次。

2.1 算一笔账：大模型到底要做多少次 MAC

我们算一笔账（数据可溯源到公开的模型参数与 FLOPs 分析）：

• 一个 7B（70 亿参数）的模型，做一次前向推理，需要的浮点运算量大约是 **14 GFLOPs（每 Token）**量级；
• 换算成 MAC，就是 7 × 10⁹ 次量级的乘累加（一次 MAC ≈ 2 FLOPs）；
• 更别说 175B 的 GPT-3、671B 的 DeepSeek-V3，单次前向就是数万亿次 MAC。

这还只是"生成一个 Token"的量。你问一次问题、模型吐出一整段回答（几百个 Token），再乘以全世界上亿用户，这个 MAC 次数的量级，已经大到让人没有直觉了。

这里顺带把两个容易混淆的名词讲清楚：FLOPs 和 MAC。很多人第一次看到"14 GFLOPs"会下意识以为那是 140 亿次乘加，其实不对。一次 MAC 包含"一次乘法 + 一次加法"两个浮点运算，所以一次 MAC ≈ 2 FLOPs。因此 14 GFLOPs 对应的是约 7 亿次 MAC，而不是 140 亿次。这个换算关系虽然简单，但在看各家芯片的算力标称值时极其重要——有的厂商标"FLOPs"，有的标"MACs"，两者差一倍，不搞清就会对性能产生成倍的误判。

小贴士：看算力参数时，先确认单位是 FLOPs 还是 MACs，再换算成同一口径比较。差一倍这件事，足以让"性价比"的计算结果完全颠倒。

2.2 MAC 的三个性格特征

问题的关键来了：MAC 这个动作"简单"，但"量极大"，而且它的"性格"和 CPU 完全相反。我们把这个性格差异摊开看：

• MAC 分支为零：矩阵乘法就是一条道走到黑地乘加，没有 if-else，没有循环提前退出；
• MAC 逻辑极简：每个 MAC 单元干的事一模一样，不需要复杂的控制流；
• MAC 可无限并行：矩阵里的每个元素都可以同时算，并行度理论上等于矩阵规模。

而 CPU 的设计思路是"用少量强大的核心，通过复杂控制逻辑，尽可能榨干每个时钟周期"。它擅长的是分支多、逻辑复杂、串行依赖强的任务。一个要"聪明地灵活应变"，一个要"笨拙地无限重复"，两者的性格完全相反。

2.3 一个可运行的小算例

为了让差异更直观，我们写一段 Python 代码，用最朴素的嵌套 for 循环模拟 CPU 做矩阵乘法的思路（也就是"串行思维"）：

import time

def cpu_style_matmul(A, B):
    """三层循环，串行思维：逐元素累加，最接近 CPU 的朴素执行方式"""
    M, K = len(A), len(A[0])
    K2, N = len(B), len(B[0])
    assert K == K2
    C = [[0.0] * N for _ in range(M)]
    for i in range(M):
        for j in range(N):
            acc = 0.0
            for k in range(K):
                acc += A[i][k] * B[k][j]   # 这就是一次 MAC
            C[i][j] = acc
    return C

# 构造 256x256 的矩阵
n = 256
A = [[(i * n + k) * 0.001 for k in range(n)] for i in range(n)]
B = [[(k * n + j) * 0.001 for j in range(n)] for k in range(n)]

start = time.time()
C = cpu_style_matmul(A, B)
elapsed = time.time() - start
print(f"256x256 矩阵乘法（朴素三层循环）耗时：{elapsed:.4f} 秒")
print(f"总计 MAC 次数：{n ** 3:,}")

这段代码在普通 CPU 上跑，256×256 的矩阵乘法就要花上不短的时间。而同样规模的计算，专用 AI 硬件用它的海量 MAC 阵列，一拍（一个时钟周期）就能同时推进成千上万个 MAC。差距不是"快一点"，是"数量级"的碾压。

CPU 眼中的一次矩阵乘法（串行思维）：
┌─────────────────────────────────────────────┐
│  for i in 0..M:                             │
│    for j in 0..N:                           │
│      acc = 0                                │
│      for k in 0..K:                         │
│        acc += A[i][k] * B[k][j]  ← 逐次累加 │
│      C[i][j] = acc                          │
└─────────────────────────────────────────────┘
三层循环，串行依赖，控制开销巨大

AI 专用硬件眼中的同一件事（并行思维）：
┌─────────────────────────────────────────────┐
│  [M×N] 个 MAC 单元同时工作                  │
│  一行权重广播到整行 PE                      │
│  一列输入广播到整列 PE                      │
│  所有乘加在同一拍内完成                     │
└─────────────────────────────────────────────┘
单拍完成，无串行依赖，控制开销趋近于零

这就是"为什么专用硬件能甩 CPU 几条街"的第一层答案：它把"串行的循环"改造成了"并行的阵列"。

不过，这里要补一句"严谨的话"，避免你产生误解：上面说的"单拍完成"是一种理想化的描述。真实世界里的专用硬件，受限于阵列大小、数据供给和调度，不可能真的"一个时钟周期算完整张矩阵"，它需要把大矩阵切成一块块小矩阵（叫"分块 / tiling"），让数据在阵列里反复流动。但哪怕有这些工程折损，专用硬件依然能比 CPU 的串行循环快上几个数量级——因为"并行的底子"就摆在那里，折损只是把"快 100 倍"变成"快 50 倍"，而不会把"并行"变回"串行"。

这一点在后面讲脉动阵列（第 06 篇）时还会细说，届时你会看到数据是怎么像"流水线上的零件"一样，在 MAC 阵列里一个接一个地传下去，把"搬运"和"计算"重叠起来的。

---

三、瓶颈一：计算并行度不足

第一个瓶颈是计算并行度不足，翻译成人话就是：“单位面积、单位功耗里，能同时做 MAC 的单元太少了”。

3.1 CPU 的 MAC 单元为什么这么少

CPU 的核心面积预算里，只有很小一部分给了算术逻辑单元（ALU/FPU）。剩下的大部分晶体管，都被这些"聪明的家伙"占走了：

• 分支预测器：猜下一条指令往哪走，猜错了流水线要清空重来；
• 乱序执行引擎：重新排列指令顺序，填满流水线气泡；
• 多级缓存：L1/L2/L3，减少内存访问延迟；
• 复杂的取指/译码/发射逻辑：把复杂指令集翻译成微操作。

这些对"跑操作系统、玩游戏、跑复杂业务逻辑"非常有用，但对"海量 MAC"来说，全是"无效开销"——因为矩阵乘法根本不需要分支预测，不需要乱序执行，它就一条道走到黑地做乘加。

打个比方：这就像你开着一辆装满自动驾驶传感器、高级音响、按摩座椅的豪华轿车去送外卖。这些配置不是不好，但对"送外卖"这个任务来说，它们全是"油耗里的无效重量"。

我们再把"无效重量"量化一下。以典型的服务器 CPU 为例，它的算术逻辑单元（能做浮点乘加的 ALU/FPU）在整颗芯片里占的面积其实非常小，可能只有几个百分点；而 L2/L3 缓存往往要吃掉三到五成以上的面积。换句话说，一颗 CPU 里有将近一半的晶体管，是在"搬运和暂存数据"，而不是"做计算"。这些缓存对通用任务是宝贵的，但对"海量 MAC"来说，它们既不能直接产出算力，又没法彻底解决内存墙——于是就成了纯粹的"面积与功耗的沉默成本"。

这个认知很重要，因为它解释了一个反直觉的现象：为什么专用 AI 芯片的"单核性能"看起来远不如 CPU，却能在 AI 任务上快几个数量级？答案就是——它把 CPU 花在缓存和控制上的那些面积，几乎全部换成了 MAC 单元。同样的硅片，一个在"伺候通用性"，一个在"堆算力密度"，结果自然天差地别。

3.2 专用硬件的"减法哲学"

AI 专用硬件反其道而行之：把这些"聪明但用不上"的控制逻辑全部砍掉，把省下的面积和功耗，全部换成 MAC 单元。这就是专用硬件的"减法哲学"——砍掉通用性，换取极致并行度。

结果就是这张对比表：

硬件	设计哲学	单位面积 MAC 密度
CPU	少量强核 + 复杂控制	低
GPU	大量简单核（SIMT）	中
专用 AI 加速器	海量 MAC 阵列（脉动阵列）	高（高一个数量级）

这里要特别说明一下"高一个数量级"的含义：它不是"多 10%“，而是"多 10 倍”。专用硬件通过把控制逻辑的面积省下来，能在同样大小的硅片上，塞下比 CPU 多十倍甚至更多的 MAC 单元。这就是为什么专用硬件在 MAC 吞吐上能形成碾压。

⚠️ 避坑警告：不要误解为"CPU 的工程师不懂设计"。CPU 的取舍是为通用性服务的，专用硬件的取舍是为 MAC 服务的——两者没有高下，只有"场景适配"。问题只在于：深度学习这个场景，恰好是 CPU 最不擅长的那个。所以正确的心态不是"CPU 真垃圾"，而是"让专业的人干专业的事"。

---

四、瓶颈二：数据传输带宽不足（内存墙）

第二个瓶颈更隐蔽，也更致命：数据传输带宽不足，江湖人称内存墙（Memory Wall）。

4.1 什么是内存墙

简单说：算力增长的速度，远远超过了内存带宽增长的速度。

过去十几年，芯片的峰值算力每两年翻一倍（甚至更快），但内存带宽的增长慢得多。结果就是：计算单元经常"吃不饱"——数据从内存搬进来的速度，赶不上它消耗的速度。

算力（FLOPs/s）增长曲线：    ╱╱╱╱╱╱╱  （陡峭上升）
内存带宽（GB/s）增长曲线：    ╱╱╱       （平缓上升）

两条曲线之间的缺口 = 内存墙
计算单元越多，等待数据的时间比例越高

这个缺口是"复利式"扩大的：算力翻倍的同时带宽只涨一点，结果就是算力越强，等数据的比例越高，算力的实际利用率反而越低。

这个现象其实早在上世纪九十年代就被学界注意到了，Wulf 和 McKee 在一篇经典论文里给它起了个响亮的名字——“内存墙”。彼时他们警告：处理器的时钟频率涨得飞快，但内存的访问延迟和带宽却跟不上，迟早有一天，计算会被数据拖死。几十年过去，这个预言不仅没有消失，反而在 AI 时代被放大到了极致：AI 芯片的算力增长比当年的 CPU 更陡峭，而 DRAM 带宽的增长依然缓慢，于是墙越来越高。

对工程师来说，内存墙不是一个"可以绕过"的问题，而是一个"必须时刻面对"的物理约束。它决定了 AI 芯片不能只堆算力，必须把"喂饱算力"放在同等重要的位置。这也是为什么顶级 AI 芯片的发布会，除了报算力，几乎都会用大量篇幅讲"显存带宽、互联带宽"——因为懂行的人都知道，带宽才是真正决定实际性能的那块短板。

4.2 内存墙在矩阵乘法里有多痛

我们做一个思想实验。假设某个 MAC 单元每拍能做一次乘加，它需要读取两个数（a 和 b）并写出一个数。如果内存带宽跟不上，会发生什么？

答案是：计算单元"摸鱼"了。它明明能算，但数据没到，只能空转等待。而空转等待的每一拍，都是花大价钱买的算力的浪费。

我们把这个"摸鱼"量化一下。一个 MAC 单元每拍要读 2 个数、写 1 个数。如果它的计算能力是"每拍 1 次 MAC"，那么它需要的"数据吞吐"是每拍 3 个数。一旦内存带宽只能提供"每拍 1 个数"，那么计算单元就有三分之二的时间在干等。你买的算力，实际上只发挥出了三分之一。

实际数据佐证：在大模型推理的 Decode 阶段，计算单元的空闲时间占比极高（这是一个被反复验证的工程事实，本系列第 09 篇会专门拆解）。算得再快，数据供不上，全是白搭。

为什么 Decode 阶段特别容易"饿肚子"？这里有个非常反直觉但很重要的原因：生成式大模型一次只吐一个 Token。当模型生成第一个词后，它要把这个新词拼回输入里，再去生成下一个词，而这一步的计算量其实很小——小到几乎可以忽略，但每一步又必须重新把整个 KV Cache 和权重从显存里读一遍。于是 Decode 阶段的"计算量/数据量"比值（也就是前面说的算数强度）极低，低到芯片的算力根本没机会发挥，全程都在等数据。这个"一次只吐一个词"的特性，是生成式 AI 区别于传统推理的最大特点，也是"带宽"为什么在 AI 时代变得比"算力"更稀缺的根本原因。

所以你在看推理芯片的规格时，会发现一个有趣的现象：很多推理芯片的峰值算力并不高，但它的"显存带宽 / 峰值算力"的比值却设计得特别高。这不是工程师偷懒，而是他们深知 Decode 阶段的瓶颈在带宽，所以把资源优先堆给了"喂数据"，而不是"算数据"。

4.3 为什么传统架构解决不了

传统 CPU/GPU 架构解决内存墙的思路是"加缓存"——把常用数据搬到离计算单元更近的缓存里。但这招对 AI 有两个致命问题：

1. 矩阵乘法的工作集太大：一个权重矩阵动辄几十 GB，缓存那点容量（几十 MB）杯水车薪，缓存命中率极低；
2. 数据复用模式特殊：矩阵乘法里每个数据会被反复用很多次，而且复用模式是"有规律的"（一个权重要被一整行/列的所有输出复用），传统缓存策略难以精确匹配这种规律。

打个比方：传统缓存是"把最常用的几本书放在书桌上"，但 AI 的场景是"你要在几万本书里反复交叉查阅"——书桌再大也放不下几万本书，而查阅的模式又非常特殊，普通的"最近常用"策略根本抓不住。

这里引入一个非常关键的专业概念：算数强度（Arithmetic Intensity）。它定义为"计算量 ÷ 数据搬运量"，也就是"每搬进来一个字节的数据，能做多少次浮点运算"。算数强度高的算子（比如大型 GEMM），一个权重搬进来能被反复用几百上千次，是"算得多、搬得少"的优等生；算数强度低的算子（比如逐元素加法、归一化、某些 Decode 阶段的访存操作），搬进一个数只做一次运算，是"算得少、搬得多"的困难户。

内存墙的本质，就是当算数强度太低时，性能被带宽死死卡住。所以 AI 硬件的优化方向之一，就是想方设法"提高有效算数强度"——要么通过数据复用让每个字节多干几次活，要么通过高带宽存储让搬运本身更快。这个"算数强度"的概念，后面讲到 Roofline 模型（第 09 篇）时会再次出现，届时你会看到它如何用一条线，把"算力受限"和"带宽受限"两个区域划得清清楚楚。

💡 效率技巧：理解内存墙，抓住一个比喻——计算单元是"嘴巴"，内存是"送菜员"。嘴巴再大，送菜员跑得慢，还是得饿着。AI 硬件的所有存储架构创新（HBM、片上缓存、近存计算），本质都是在给这张"嘴巴"修一条更宽的"送菜通道"。

---

五、专用硬件的解法：为 MAC 而生

现在我们把两大瓶颈合起来，就能回答本文标题的问题：为什么需要专用 AI 硬件？

flowchart TD
    A["深度学习本质<br/>海量并行 MAC"] --> B["瓶颈一<br/>计算并行度不足"]
    A --> C["瓶颈二<br/>数据传输带宽不足"]
    B --> D["解法：海量 MAC 阵列<br/>砍掉无用的控制逻辑"]
    C --> E["解法：高带宽存储<br/>HBM + 片上缓存复用"]
    D --> F["专用 AI 硬件"]
    E --> F
    F --> G["目标：高效低功耗地<br/>执行海量并行 MAC"]

5.1 核心逻辑一句话总结

AI 硬件的所有架构设计，都围绕"高效、低功耗地执行海量并行 MAC"这一件事展开。

这句话是整个系列的"题眼"。它不是一句空洞的口号，而是能解释 AI 硬件几乎所有设计决策的钥匙。具体拆成两条：

1. 针对并行度不足：用"海量 MAC 单元组成的二维阵列"取代"少量强核"，把算力密度提升一个数量级。这就是 GPU 的 SIMT 万核哲学，以及 TPU/NPU 的脉动阵列（Systolic Array）（第 06 篇专讲）。

2. 针对带宽不足：用"分级高带宽存储 + 数据复用"取代"反复搬运"。把数据尽量放在离计算单元更近的地方，只加载一次、算多次，把数据传输开销降一个数量级以上。这就是 HBM、三级片上缓存的由来（第 05、22 篇专讲）。

5.2 算力演化方向：架构场景化重构

最后补一个重要的趋势判断：AI 算力的演化方向，是从"通用计算"转向"架构场景化重构"。

什么意思？过去的芯片追求"什么都能干"，现在则追求"把某一类场景（深度学习）干到极致"。这种"场景化重构"体现在四个层面：

• 指令集层面：砍掉通用指令，保留并强化 MAC 相关指令，让指令集"为 MAC 服务"；
• 数据通路层面：为矩阵乘法定制数据流动路径，让数据"按 MAC 需要的方式流动"；
• 存储层面：为权重、激活值、KV Cache 分别设计专用缓存，把"数据搬运"优化到极致；
• 精度层面：为训练/推理分别优化 FP16/BF16 与 INT8/FP8，用合适的精度匹配不同场景。

这就是"专用"二字的全部含义——不是为了炫技，而是被"海量 MAC + 内存墙"这两个硬约束逼出来的必然选择。理解了这一点，你就理解了为什么 AI 芯片、GPU、NPU、TPU 这些名词会层出不穷——它们本质上都是"围绕 MAC 做场景化重构"的不同产物。

如果你觉得"场景化重构"这个词还有点抽象，我给你一个最简单的记忆方式：过去造芯片是"造一个万能瑞士军刀"，现在造 AI 芯片是"造一把专门砍柴的斧头"。瑞士军刀什么都能干，但砍柴效率被斧头碾压；斧头只会砍柴，但在砍柴这件事上做到了极致。AI 硬件就是那把"砍柴的斧头"，而"柴"，就是海量的 MAC。

5.3 一张总结表收束全文

问题	瓶颈本质	专用硬件解法	对应技术
算不动	计算并行度不足	海量 MAC 阵列	脉动阵列、SIMT
喂不饱	数据传输带宽不足	高带宽存储 + 数据复用	HBM、片上缓存
统一目标	海量 MAC 高效低功耗执行	架构场景化重构	指令集/数据通路/存储/精度全定制

在结束本文之前，我把"看懂 AI 硬件"所需的最小认知工具再帮你打包一次。下次你看任何 AI 芯片、GPU、NPU 的评测或发布会，脑子里可以默念下面这四个问题：

1. 它的算力单位是 FLOPs 还是 MACs？ 先把口径统一，否则性能对比全是糊涂账；
2. 它主要解决"算不动"还是"喂不饱"？ 是堆了更多 MAC 单元，还是堆了更高带宽的存储？这决定了它的适用场景；
3. 它的算数强度高不高？ 对 GEMM 这类重计算算子，算力很重要；对 Decode 这类重访存场景，带宽才是命门；
4. 它是为训练还是推理设计的？ 精度、功耗、成本取向完全不同。

这四个问题，其实就是本文两大瓶颈 + 生命周期分类的落地版。能稳定地回答它们，你就已经超过了绝大多数"只认识 GPU 三个字母"的读者。

---

小结：本文的核心结论

读完这篇文章，我希望你已经彻底想明白了一件事：AI 硬件之所以要"专用"，不是厂商的营销话术，而是被"海量 MAC"和"内存墙"这两个硬约束逼出来的必然。下面四条结论，建议你抄下来当"口袋卡片"：

1. 深度学习的计算本质：海量稠密矩阵乘法 GEMM、二维卷积 CONV2D、注意力 MatMul+Softmax+Mul，底层全是乘累加 MAC；
2. 两大瓶颈：计算并行度不足 + 数据传输带宽不足（内存墙）；
3. 专用硬件存在的根本理由：为"高效低功耗执行海量并行 MAC"而生，通过"海量 MAC 阵列"解并行度瓶颈，通过"高带宽存储 + 数据复用"解带宽瓶颈；
4. 演化方向：从通用计算转向架构场景化重构，一切设计围绕"降低 MAC 计算开销 + 降低数据搬运开销"展开。

⚠️ 避坑警告：如果有人说"AI 芯片就是更快的 CPU"，你可以直接关掉那篇文章。AI 芯片不是"更快的 CPU"，而是"为 MAC 重新设计的另一种物种"——两者的设计出发点就完全不同。前者追求"什么都能干"，后者追求"把 MAC 干到极致"。理解了这个区别，你就迈过了 AI 硬件入门的第一个门槛。

---

【思考题】

既然 MAC 是核心，为什么不在 CPU 里多堆几个核心就行？专用架构到底省了什么？欢迎讨论。

---

【系列文章预告】

下一篇进入训练 vs 推理这条主线，先搞懂 AI 硬件按任务生命周期该怎么分。我们将拆解：为什么同一个模型，训练要几百张卡、上线后只要几张？训练硬件与推理硬件的需求差异到底差在哪。

---

文末标签：MAC运算 矩阵乘法 AI芯片原理 内存墙 并行计算 深度学习 硬件加速